PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-006144

(43)Date of publication of application: 10.01.2003

(51)Int.Cl.

G06F 13/36 G06F 3/06 G06F 12/02 G06F 12/04 G06F 13/38 H04L 12/56

(21)Application number: 2001-192202

(71)Applicant: HITACHI LTD

(22)Date of filing:

26.06.2001

(72)Inventor: YAMATO TETSUYA


INADA HIROMITSU MATSUDA KEISUKE TAKADA KAZUYUKI

UTO AKIHIRO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT AND COMPUTER-READABLE RECORDING **MEDIUM**

(57)Abstract:

PROBLEM TO BE SOLVED: To realize data structure conversion between a serial packet and a parallel packet. without causing increase in the load of a CPU. SOLUTION: A protocol conversion part (24) flexibly maps a plurality of different function areas into an area (25) for protocol conversion of a memory (5) according to a set value of a register part (33) for mapping, with respect to a storage area for different pieces of function information constituting a serial packet, allocates needed information to the plurality of different function areas and performs serial packet conversion, that is, converts interface protocol of the serial packet into an interface packet of a parallel packet. Since information of different data structure can be flexibly stored on the memory 5 managed with the so-called UMA(unified memory architecture) system, it is possible to realize high-speed data structure conversion, without being affected by the limitation of a memory access boundary or imposing a large load on a CPU.



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-6144 (P2003-6144A)

(43)公開日 平成15年1月10日(2003.1.10)

(51) Int.CL'		識別配号		ΡΙ				テーマコート*(参考)		
G06F	13/36	320		G 0	6 F	13/36		320A	5B060	
	3/06	301				3/06		301R	5B061	
	12/02	510				12/02		510A	5B065	
	12/04	5 1 0 3 5 0				12/04		510E 350	5 B O 7 7 5 K O 3 O	
	13/38			1		13/38				
			審查請求	未請求	請求	項の数17	OL	(全 17 頁)	最終質に続く	
(21)出願番号		特顧2001-192202(P2001-192202)		(71)出顧人 000005108						
(22) 出顧日		平成13年6月26日(2001.6.26)		株式会社日立製作所 東京都千代田区神田駿河台四丁目 6番地 (72)発明者 大和 哲也 東京都青梅市新町六丁目16番地の3 株式						
				会社日立製 (72)発明者 稲田 宏光		立製作) 宏光	作所デバイス開発センタ内 11. 大本町5丁目22番1号 株			

式会社日立超エル・エス・アイ・システム ズ内

(74)代理人 100089071

弁理士 玉村 静世


最終質に続く

(54) 【発明の名称】 半導体集積回路及びコンピュータ競取り可能な記録媒体

(57)【要約】

【課題】 シリアル・パラレル間のデータ構造変換をC PUの負荷を増大させずに実現する。

【解決手段】 プロトコル変換部 (24) は、シリアル パケットを構成する異なった機能情報の格納領域に対し て、メモリ(5)のプロトコル変換用領域(25)に複 数の異なる機能領域をマッピング用レジスタ部 (33) の設定値にしたがってフレキシブルにマッピングし、そ こに必要な情報を振り分けて、シリアルパケットのパラ レル変換、即ち、シリアルパケットのインタフェースプ ロトコルを、パラレルパケットのインタフェースプロト コルに変換する。所謂UMA方式によって管理するメモ リ5上に、データ構造の異なる情報をフレキシブルに格 納可能であるから、メモリアクセス境界の制限を受ける ことな、CPUに大きな負担をかけずに高速なデータ構 造変換を実現することができる。



【特許請求の範囲】

【請求項1】 メモリを利用して第1パケット領域及び 第2パケット領域を含むシリアルパケットのパラレル変 換が可能な変換処理回路を有し、

前記変換処理回路は、第1メモリ領域に入力シリアルパ ケットを格納し、入力シリアルパケットに含まれる第1 パケット領域の情報に基づいて第2パケット領域の制御 情報を第1メモリ領域から第2メモリ領域に格納し、入 カシリアルパケットに含まれる第1パケット領域の情報 領域から第3メモリ領域に格納する処理を行う制御部 と、前記メモリ上に第1乃至第3メモリ領域を定義する レジスタ部と、を有して成るものであることを特徴とす る半導体集積回路。

【請求項2】 メモリを利用して第1パケット領域及び 第2パケット領域を含むシリアルパケットのパラレル変 換及びシリアルパケットの生成が可能な変換処理回路を 有し、

前記変換処理回路は、第1メモリ領域に入力シリアルパ ケットを格納し、入力シリアルパケットに含まれる第1 20 パケット領域の情報に基づいて第2パケット領域の制御 情報を第1メモリ領域から第2メモリ領域に格納し、入 カシリアルパケットに含まれる第1パケット領域の情報 に基づいて第2パケット領域のデータ情報を第1メモリ 領域から第3メモリ領域に格納し、第3メモリ領域が保 有する出力すべきデータ情報に所定の機能情報を付加し て生成した出力用シリアルパケットを第4メモリ領域に 格納する処理を行う制御部と、前記メモリ上に第1乃至 第4メモリ領域を定義するレジスタ部と、を有して成る ものであることを特徴とする半導体集積回路。

【請求項3】 前記制御部は、第3メモリ領域が保有す る出力すべきデータ情報に付加すべき機能情報を第5メ モリ領域から選択することを特徴とする請求項2記載の 半導体集積回路。

【請求項4】 前記第1パケット領域は、シリアルパケ ットのオペレーションコードと、第1パケット領域に後 続の情報量を示す情報とを含むことを特徴とする請求項 1又は2記載の半導体集積回路。

【請求項5】 前記レジスタ部にメモリ領域定義用の情 報を初期設定可能なCPUを接続可能なCPUインタフ 40 ェースを有して成るものであることを特徴とする請求項 4記載の半導体集積回路。

【請求項6】 前記レジスタ部にメモリ領域定義用の情 報を初期設定するCPUを有して成るものであることを 特徴とする請求項4記載の半導体集積回路。

【請求項7】 前記メモリを有して成るものであること を特徴とする請求項4記載の半導体集積回路。

【請求項8】 メモリを利用して第1パケット領域及び 第2パケット領域を含むシリアルパケットのパラレル変 換が可能な変換処理回路を有し、

前記変換処理回路は、入力シリアルパケットの格納に割 当てられる第1メモリ領域を指定する第1レジスタ手段 と、前記第1メモリ領域に格納されたシリアルパケット の第2パケット領域の制御情報を格納するのに割当てら れる第2メモリ領域を指定する第2レジスタ手段と、前 記第1メモリ領域に格納されたシリアルパケットの第2 パケット領域のデータ情報を格納する第3メモリ領域を 指定する第3レジスタ手段と、前記第1乃至第3レジス タ手段の設定値に応じたメモリ領域に前記入力シリアル に基づいて第2パケット領域のデータ情報を第1メモリ 10 パケットの情報を格納する制御を行う制御部とを有し、 前記制御部は前記第1パケット領域の情報に基づいてそ の第2パケット領域の制御情報とデータ情報を区別する ものであることを特徴とする半導体集積回路。

【請求項9】 メモリを利用して第1パケット領域及び 第2パケット領域を含むシリアルパケットのパラレル変 換及びシリアルパケットの生成が可能な変換処理回路を 有する半導体集積回路であって、

前記変換処理回路は、入力シリアルパケットの格納に割 当てられる第1メモリ領域を指定する第1レジスタ手段 と、前記第1メモリ領域に格納されたシリアルパケット の第2パケット領域の制御情報を格納するのに割当てら れる第2メモリ領域を指定する第2レジスタ手段と、前 記第1メモリ領域に格納されたシリアルパケットの第2 パケット領域のデータ情報及びシリアルパケットにより 出力すべきデータ情報を格納する第3メモリ領域を指定 する第3レジスタ手段と、出力用シリアルパケットを格 納する第4メモリ領域を指定する第4レジスタ手段と、 前記第1乃至第4レジスタ手段による指定に応じたメモ リ領域に前記入力シリアルパケットの情報及び出力シリ 30 アルパケットを格納する制御を行う制御部とを有し、前 記制御部は前記第1パケット領域の情報に基づいてその 第2パケット領域の制御情報とデータ情報を区別するも のであることを特徴とする半導体集積回路。

【請求項10】 前記第1パケット領域は、シリアルパ ケットのオペレーションコード、第1パケット領域に後 続の情報量を示す情報を含むことを特徴とする請求項8 又は9記載の半導体集積回路。

【請求項11】 前記シリアルパケットはシリアルAT API規格。USB規格、及びIEEE1394規格の 中の一つの規格に準拠することを特徴とする請求項8又 は9記載の半導体集積回路。

【請求項12】 記録ディスクに対する情報の記録再生 に利用されるディジタル信号処理手段を有し、前記ディ ジタル信号処理手段は前記第1メモリ領域から前記第3 メモリ領域に格納された入力シリアルパケットのデータ 情報を変調し、シリアルパケットにより出力すべき情報 として前記第3メモリ領域に格納すべきデータ情報を復 調処理するものであることを特徴とする請求項9記載の 半導体集積回路。

【請求項13】 半導体チップに形成されるべき半導体

集積回路をコンピュータを用いて設計するための回路モ ジュールデータが前記コンピュータにより読取り可能に 記憶された記録媒体であって、前記記録媒体に記憶され た回路モジュールデータは、第1パケット領域及び第1 パケット領域を含むシリアルパケットのパラレル変換が 可能な変換処理回路を前記半導体チップに形成する為の 図形パターンデータ又は機能記述データを含み、

前記変換処理回路は、第1メモリ領域に入力シリアルバ ケットを格納し、入力シリアルパケットに含まれる第1 パケット領域の情報に基づいて第2パケット領域の制御 10 情報を第1メモリ領域から第2メモリ領域に格納し、入 カシリアルパケットに含まれる第1パケット領域の情報 に基づいて第2パケット領域のデータ情報を第1メモリ 領域から第3メモリ領域に格納する処理を行う制御部 と、前記第1乃至第3メモリ領域を定義するレジスタ部 とを有するものであることを特徴とするコンピュータ読 取り可能な記録媒体。

【請求項14】 半導体チップに形成されるべき半導体 集積回路をコンピュータを用いて設計するための回路モ ジュールデータが前記コンピュータにより読取り可能に 20 記憶された記録媒体であって、前記記録媒体に記憶され た回路モジュールデータは、第1パケット領域及び第2 パケット領域を含むシリアルパケットのパラレル変換及 びシリアルパケットの生成が可能な変換処理回路を前記 半導体チップに形成する為の図形パターンデータ又は機 能記述データを含み、

前記変換処理回路は、第1メモリ領域に入力シリアルパ ケットを格納し、入力シリアルパケットに含まれる第1 パケット領域の情報に基づいて第1パケット領域の制御 情報を第1メモリ領域から第2メモリ領域に格納し、入 30 カシリアルパケットに含まれる第1パケット領域の情報 に基づいて第2パケット領域のデータ情報を第1メモリ 領域から第3メモリ領域に格納し、第3メモリ領域が保 有する出力すべきデータ情報に所定の機能情報を付加し て生成した出力用シリアルパケットを第4メモリ領域に 格納する処理を行う制御部と、前記第1乃至第4メモリ 領域を定義するレジスタ部とを有するものであることを 特徴とするコンピュータ読取り可能な記録媒体。

【請求項15】 半導体チップに形成されるべき半導体 集積回路をコンピュータを用いて設計するための回路モ 40 ジュールデータが前記コンピュータにより読取り可能に 記憶された記録媒体であって、前記記録媒体に記憶され た回路モジュールデータは、第1パケット領域及び第2 パケット領域を含むシリアルパケットのパラレル変換が 可能な変換処理回路を前記半導体チップに形成する為の 図形パターンデータ又は機能記述データを含み、

前記変換処理回路は、入力シリアルパケットの格納に割 当てられる第1メモリ領域を指定する第1レジスタ手段 と、前記第1メモリ領域に格納されたシリアルパケット

れる第2メモリ領域を指定する第2レジスタ手段と、前 記第1メモリ領域に格納されたシリアルパケットの第2 パケット領域のデータ情報を格納する第3メモリ領域を 指定する第3レジスタ手段と、前記第1乃至第3レジス タ手段の設定値に応じたメモリ領域に前記入力シリアル パケットの情報を格納する制御を行う制御部とを有し、 前記制御部は前記第1パケット領域の情報に基づいてそ の第2パケット領域の制御情報とデータ情報を区別する ものであることを特徴とするコンピュータ読取り可能な 記録媒体。

【請求項16】 半導体チップに形成されるべき半導体 集積回路をコンピュータを用いて設計するための回路モ ジュールデータが前記コンピュータにより読取り可能に 記憶された記録媒体であって、前記記録媒体に記憶され た回路モジュールデータは、第1パケット領域及び第2 パケット領域を含むシリアルパケットのパラレル変換及 びシリアルパケットの生成が可能な変換処理回路を前記 半導体チップに形成する為の図形パターンデータ又は機 能記述データを含み、

前記変換処理回路は、入力シリアルパケットの格納に割 当てられる第1メモリ領域を指定する第1レジスタ手段 と、前記第1メモリ領域に格納されたシリアルパケット の第2パケット領域の制御情報を格納するのに割当てら れる第2メモリ領域を指定する第2レジスタ手段と、前 記第1メモリ領域に格納されたシリアルパケットの第2 パケット領域のデータ情報及びシリアルパケットにより 出力すべきデータ情報を格納する第3メモリ領域を指定 する第3レジスタ手段と、出力用シリアルパケットを格 納する第4メモリ領域を指定する第4レジスタ手段と、 前記第1乃至第4レジスタ手段の設定値に応じたメモリ 領域に前記入力シリアルパケットの情報及び出力シリア ルパケットを格納する制御を行う制御部とを有し、前記 制御部は前記第1パケット領域の情報に基づいてその第 2パケット領域の制御情報とデータ情報を区別するもの であることを特徴とするコンピュータ読取り可能な記録 媒体。

【請求項17】 前記シリアルパケットはシリアルAT API規格, USB規格、及びIEEE1394規格の 中の一つの規格に準拠することを特徴とする請求項13 乃至16の何れか1項記載のコンピュータ読取り可能な 記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シリアルパケット を用いるパケットインタフェース技術に関し、例えば、 シリアルATAPI(AT・アタッチメント・パケット ・インタフェース)、USB(ユニバーサル・シリアル ・バス)、又はIEEE1394の規格に準拠するイン タフェース回路を有する半導体集積回路、更にはそのよ の第2パケット領域の制御情報を格納するのに割当てら 50 うなインタフェース回路に関する所謂 I P モジュールに 適用して有効な技術に関する。

[0002]

【従来の技術】現在、PC (パーソナル・コンピュー タ) 用途/情報家電用途向けの、内蔵型ストレージデバ イスであるHDD (ハード・ディスク・ドライブ)、D VD-ROM (ディジタル・ヴィデオ・ディスクーRO M)、DVD-RAM等においては、ATA/ATAP I インタフェースが圧倒的なシェアを確立している。A TA/ATAPIインタフェースは、8/16ビットパ ラレル転送プロトコルを規定し、データ信号はシングル 10 とが、本発明者によって見出された。 エンドとされる。したがって、各ビット情報における変 化タイミングのずれやノイズ耐性等の点から転送レート は約100MB/sec程度である。

【0003】近年、ストレージデバイスに対する大容量 ・高速化の市場要求に対応するため、ATA/ATAP 1インタフェース(8/16ビットパラレル転送プロト コル) からシリアルATA (Serial・ATA) と 呼ばれるような高速シリアル転送プロトコル規格が策定 段階に入っている。このシリアルATAに代表される高 速シリアル転送プロトコル(以下単にシリアルATAと も称する) は、例えば、ATA/ATAPIのインタフ ェースを差動信号を用いてシリアルで行うものである。 シリアル転送であるため並列データビット間の変化タイ ミングのずれを問題視せずに済み、また、差動信号によ り同相ノイズ成分をキャンセルできノイズ耐性が向上 し、約150MB/sec、300MB/sec等とい った高速転送も可能になる。

【0004】尚、ATA/ATAPIについて記載され た文献の例として株式会社CO出版発行のインタフェー ス(第60頁~第87頁)がある。

[0005]

【発明が解決しようとする課題】本発明者はATA/A TAPIとシリアルATAとの変換ブリッジ回路につい て検討した。このブリッジ回路は、ATA/ATAPI インタフェース仕様のCD-ROM、DVD-ROM、 DVD-RAMディスクドライブをシリアルATAに準 拠してホスト装置とインタフェースさせる回路である。 上記のようにシリアル/パラレルの変換ブリッジ回路と して、従来、USBATA/ATAPIの変換プリッジ 回路及びIEEE1394ATA/ATAPIの変換ブ 40 リッジ回路等が開発されている。ATA/ATAPIに 代表されるパラレルのATAによるインタフェースでは ホスト装置はインタフェース回路のレジスタを通してデ ータ、コマンド、ステータス等を転送して、インタフェ ース制御を行う。したがって、前記シリアルノパラレル 変換では、パケットとして転送される情報に対してデー タ、コマンド、ステータス等を認識して変換を行うこと が必要になる。このような処理を、CPUによるソフト ウェア処理で行う場合、高速の転送レートでは処理が間

EE1394によるシリアル転送プロトコルの転送レー トは、ATA/ATAPIインタフェース側の転送レー ト(約100MB/sec)よりも十分に低いから、そ の点の問題は少ないと考えられる。しかしながら、シリ アルATAにおいて実現されると予想される約150M B/sec、300MB/sec等といった高速転送時 には、CPUの負荷が増大するため、シリアル・パラレ ル変換がシステム全体の処理能力に影響し、或はシリア ル転送による高速化の利点を充分享受できないというこ

【0006】また、シリアルパケットに含まれるデー タ、コマンド、ステータス等の個々の情報はデータ構造 若しくはビット長が相異すると予想される。これに従う と、シリアルパケットとして転送される情報からデー タ、コマンド、ステータス等を認識して抽出する場合 に、そのような相異を有する情報を機能領域毎にワーク メモリにマッピングして一時的に格納すれば、後の処理 に便利であるということが本発明者によって見出され た。

【0007】更に本発明者はそのようなATA/ATA PIとシリアルATAとの変換ブリッジ回路をCD-R OMやDVD-RAM等の記録情報再生装置又は情報記 録再生装置のホストインタフェース回路等に適用する場 合について検討した。情報記録のための変調処理、情報 再生のための復調処理を行うディジタル信号処理手段と してのコーダ・デコーダ部はワークメモリを利用する。 本発明者はそのようなワークメモリをシリアル・パラレ ル変換にも利用することを検討した。これによれば、コ ーダ・デコーダ部によるそのようなワークメモリの利用 30 形態はコーダ・デコーダ部による変調・復調処理方式に 対して最適化若しくは固有化される。そのようなワーク メモリをシリアル/パラレル変換などの他用途に用いる 場合には、コーダ・デコーダ部によるメモリエリアの利 用形態如何にかかわらず利用できるという、アドレスマ ッピングに対して自由度を持たせることの必要性が本発 明者によって明らかにされた。

【0008】特に、回路モジュールデータがIPモジュ ールデータとして単独取り引きされる事情に鑑みれば、 I Pモジュールデータを用いて構成されるコーダ・デコ ーダ部のような他の回路モジュールによるワークメモリ の固定的な利用形態との間のアドレスマッピングに関す る齟齬若しくは不整合の発生を未然に防止できるように することの有用性が本発明者によって明らかにされた。 【0009】本発明の目的はシリアル・パラレル間のデ ータ構造変換をCPUの負荷を増大させずに行うことが、 できる半導体集積回路を提供することにある。

【0010】本発明の目的は、シリアルパケットとして 転送される情報に対してデータ、コマンド等を認識して 抽出するような処理を、CPUによるソフトウェア処理 に合わなくなる事態の発生が想定される。USBやIE 50 で行う場合、シリアルパケットの転送レートが高速にな

っても、CPUの負荷を増大させ難く、シリアル/パラ レル変換がシステム全体の処理能力に影響せず、或はシ リアル転送の高速化を制限することなく、シリアルパケ ットのパラレル変換が可能な半導体集積回路を提供する ことにある。

【0011】本発明の別の目的は、シリアルパケットと して転送される情報からデータ構造若しくはビット長が 相異するデータ、コマンド等を、後処理が便利なように 認識して抽出することによって、シリアルパケットのパ ラレル変換が可能な半導体集積回路を提供することにあ 10

【0012】本発明の更に別の目的は、情報記録のため の変調処理、記録情報再生のための復調処理を行うディ ジタル信号処理手段が用いるワークメモリをシリアルパ ケットに対するシリアル・パラレル変換にも利用すると き、ディジタル信号処理手段によるワークメモリのエリ ア利用形態がどのようであっても(例えば、ディジタル 信号処理手段によるそのようなワークメモリの利用形態 がディジタル信号処理手段による変調・復調処理方式に なワークメモリをシリアルパケットのパラレル変換の用 涂にも利用可能とする自由度の高いアドレスマッピング を行うことができる、シリアルパケットのパラレル変換 可能な半導体集積回路を提供することにある。

【0013】本発明の更に別の目的は、IPモジュール データを用いて構成されるようなディジタル信号処理手 段等の他の回路モジュールによるワークメモリの固定的 な利用形態との間のアドレスマッピングに関する齟齬若 しくは不整合の発生を未然に防止してシリアルパケット のパラレル変換が可能な半導体集積回路を提供すること 30 にある。

【0014】本発明のその他の目的は上記それぞれの目 的に係る半導体集積回路の設計の容易化に寄与すること ができる当該半導体集積回路の回路モジュールデータを 格納したコンピュータ読取り可能な記録媒体を提供する ことにある。

【0015】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

[0016]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記

【0017】〔1〕すなわち、半導体集積回路は、メモ リ(5)を利用して第1パケット領域(61)及び第2 パケット領域(62)を含むシリアルパケットのパラレ ル変換が可能な変換処理回路(12)を有する。

【0018】入力シリアルパケットに対する処理に着目 すると、前記変換処理回路は、第1メモリ領域(25

ケットに含まれる第1パケット領域の情報に基づいて第 2パケット領域の制御情報を第1メモリ領域から第2メ モリ領域(25D)に格納し、入力シリアルパケットに 含まれる第1パケット領域の情報に基づいて第2パケッ ト領域のデータ情報を第1メモリ領域から第3メモリ領 域(26)に格納する処理を行う制御部(31,32) と、前記第1乃至第3メモリ領域を定義するレジスタ部 (33)とを有する。

【0019】入力シリアルパケットに対する処理と共に 出力シリアルパケットの生成にも着目すると、前記変換 処理回路は、第1メモリ領域に入力シリアルパケットを 格納し、入力シリアルパケットに含まれる第1パケット 領域の情報に基づいて第2パケット領域の制御情報を第 1メモリ領域から第2メモリ領域に格納し、入力シリア ルパケットに含まれる第1パケット領域の情報に基づい て第2パケット領域のデータ情報を第1メモリ領域から 第3メモリ領域に格納し、第3メモリ領域が保有する出 力すべきデータ情報に所定の機能情報を付加して生成し た出力用シリアルパケットを第4メモリ領域(25B) 対して最適化若しくは固有化されていても)、そのよう 20 に格納する処理を行う制御部(31,32)と、前記第 1乃至第4メモリ領域を定義するレジスタ部とを有す る。出力すべきデータ情報に付加すべき機能情報は例え ば第5メモリ領域(25C)から選択してよい。

【0020】前記変換処理回路によれば、CPU(6) 等による前記レジスタ部に対する初期設定内容にしたが って前記メモリ上で前記第1乃至第4メモリ領域が定義 される。第1乃至第4メモリ領域のマッピングに対して その一部に何らかの制限を受けることが予想される。例 えば、第3領域はこれに格納された入力シリアルパケッ トのデータ情報を処理し或は出力シリアルパケットに付 加すべきデータ情報を処理する別の回路にとってバッフ ア領域として規定される必要がある場合、当該別の回路 によるアドレスマッピングの要請にしたがって第3メモ リ領域を決定しなければならないこともある。そのよう な場合であっても、例えば、第1、第2、第4領域のア ドレスマッピングは上記制約の下で決定される第3メモ リ領域のマッピングアドレスを避けて自由に決めればよ い。要するに、所謂UMA(ユニファイド・メモリ・ア ーキテクチャ)のように、メモリに複数の異なる機能領 40 域をフレキシブルにマッピングして利用することが可能 である。

【0021】このようにして第1乃至第4メモリ領域の アドレスマッピングが決定された状態で、入力されたシ リアルパケットはメモリ上の第1メモリ領域に順次格納 される。格納時には、メモリに対するアドレス管理単位 (例えばバイト単位のバイトアドレス)にしたがってシリ アル情報は、例えば8ビット又は16ビット単位に区切 られて第1メモリ領域に格納される。第1メモリ領域に 一時的に格納されたシリアルパケットの情報はそこから A) に入力シリアルパケットを格納し、入力シリアルパ 50 読み出されて例えば8B10Bなどの復号処理やCRC

エラー判定等が施され、パケットフォーマットで規定さ れた第1パケット領域と第2パケット領域に分離され る。第1パケット領域はオペレーションコード等の情報 を含み、その解読結果にしたがって、第2パケット領域 の内容が認識され、例えばATA/ATAPI等のパラ レルATA用のコマンドパケットやデータパケット等へ の変換処理が実行され、第2メモリ領域には、ATA/ ATAPI タスクファイルレジスタとして、パラメータ やコマンドなどの制御情報が格納される。第2パケット 領域にデータ情報を含んでいれば第3メモリ領域にその 10 データ情報が格納される。第2メモリ領域に格納された 制御情報は例えばATA/ATAPIインタフェースが 採用されたDVD-RAMドライブ等のディスクアクセ ス情報又はドライブ制御情報として利用され、第3メモ リ領域に格納されたデータ情報はディジタル信号処理回 路で変調されてDVDーRAMドライブ等に対するライ トデータとして利用される。

【0022】また、出力用シリアルパケットの生成に利 用するデータ情報は例えばCD-ROMやDVD-RA M等のファーマットデータに対してディジタル信号処理 20 回路で復調された再生データであり、DVD-RAMド ライブのディジタル信号処理回路から第3メモリ領域に 格納される。第3メモリ領域のデータ情報には制御情報 若しくは機能情報が付加されて所定のパケットフォーマ ットを満足するシリアルパケットとして第4メモリ領域 に格納される。第4メモリ領域からリードアクセスされ たデータはシリアルパケットとしてビットシリアルにホ スト装置に出力される。

【0023】以上の如く、シリアルパケットを構成する 異なった機能情報の格納領域(第1パケット領域、第2 パケット領域の制御情報領域、第2パケット領域のデー タ情報領域) に対して、メモリに複数の異なる機能領域 をフレキシブルにマッピングし、そこに必要な情報を振 り分けて、シリアルパケットのパラレル変換、即ち、シ リアルパケットのインタフェースプロトコルを、パラレ ルパケットのインタフェースプロトコルに変換すること ができる。

【0024】これにより、シリアルパケットとして転送 される情報に対してデータ、コマンド等を認識して抽出 するような処理を、CPUによるソフトウェア処理で行 40 う場合、転送レートが高速のシリアルパケットを想定す ると、シリアルパケットは一旦第1メモリ領域にバッフ アリングされ、その第1メモリ領域の大きさもフレキシ ブルに決定できるから、CPUの負荷を増大させ難く、 シリアルパケットのパラレル変換がシステム全体の処理 能力に影響せず、或はシリアル転送の高速化を制限する ことなく、シリアルパケットのパラレル変換が可能にな

【0025】上記より、シリアルパケットとして転送さ

ータ、コマンド等を、後処理が便利なように、領域を分 けてメモリに一時的に格納することができる。例えば、 第2メモリ領域及び第3メモリ領域の指定をメモリアク セス境界の制限を受けないように行っておけば、DVD -RAMドライブの変調及び復調用のディジタル信号処 理手段はメモリアクセス境界の制限を受けることなくシ リアルパケットの制御情報やデータ情報をアクセスする ことができ、データ処理の高速化を実現可能になる。

【0026】上記より、情報記録のための変調処理、記 録情報再生のための復調処理を行うディジタル信号処理 手段としてのコーダ・デコーダ部が用いるワークメモリ をシリアルパケットに対するパラレル変換等にも利用す るとき、コーダ・デコーダ部によるそのようなワークメ モリの利用形態がコーダ・デコーダ部による変調・復調 処理方式に対して最適化若しくは固有化されていても、 そのようなワークメモリをシリアルパケットのパラレル 変換などの他用途にも利用可能な、自由度の高いアドレ スマッピングを行うことができる。

【0027】上記により、単独で取り引きされるような IPモジュールデータを用いて構成されるディジタル信 号処理手段等の他の回路モジュールによるメモリの固定 ・的な利用形態との間で、アドレスマッピングに関する齟 齬若しくは不整合の発生を未然に防止することが容易で ある。

【0028】〔2〕本発明に係る別の観点による半導体 集積回路は、メモリ(5)を利用して第1パケット領域 (61)及び第2パケット領域(62)を含むシリアル パケットのパラレル変換が可能な変換処理回路(12) を有する。

【0029】前記変換処理回路は、入力シリアルパケッ トに対する処理に着目すると、入力シリアルパケットの 格納に割当てられる第1メモリ領域を指定する第1レジ スタ手段(RegS1、RegE1)と、前記第1メモ リ領域に格納されたシリアルパケットの第2パケット領 域の制御情報を格納するのに割当てられる第2メモリ領 域を指定する第2レジスタ手段(RegS4、RegE 4)と、前記第1メモリ領域に格納されたシリアルパケ ットの第2パケット領域のデータ情報を格納する第3メ モリ領域を指定する第3レジスタ手段(RegS5)

と、前記第1乃至第3レジスタ手段の設定値に応じたメ モリ領域に前記入力シリアルパケットの情報を格納する 制御を行う制御部(31、32)とを有する。前記制御 部は前記第1パケット領域の情報に基づいてその第2パ ケット領域の制御情報とデータ情報を区別する。

【0030】前記変換処理回路は、入力シリアルパケッ トに対する処理と共に出力シリアルパケットの生成にも 着目すると、入力シリアルパケットの格納に割当てられ る第1メモリ領域を指定する第1レジスタ手段(Reg S1, RegE1)と、前記第1メモリ領域に格納され れる情報からデータ構造若しくはビット長が相異するデ 50 たシリアルパケットの第2パケット領域の制御情報を格 納するのに割当てられる第2メモリ領域を指定する第2レジスタ手段(RegS4, RegE4)と、前記第1メモリ領域に格納されたシリアルパケットの第2パケット領域のデータ情報及びシリアルパケットにより出力すべきデータ情報を格納する第3メモリ領域を指定する第3レジスタ手段(RegS5)と、出力用シリアルパケットを格納する第4メモリ領域を指定する第4レジスタ手段(RegS2, RegE2)と、前記第1乃至第4レジスタ手段による指定に応じたメモリ領域に前記入力シリアルパケットの情報及び出力シリアルパケットを格り、前記制御を行う制御部(31,32)とを有し、前記制御部は前記第1パケット領域の情報に基づいてその第2パケット領域の制御情報とデータ情報を区別する。

【0031】この変換処理回路の構成によっても前記 〔1〕と同様に、シリアルパケットを構成する異なった 機能情報の格納領域(第1パケット領域、第2パケット 領域の制御情報領域、第2パケット領域のデータ情報領 域)に対して、メモリに複数の異なる機能領域をフレキ シブルにマッピングし、そこに必要な情報を振り分け て、シリアルパケットのパラレル変換若しくはプロトコ 20 ル変換を行うことができる。

【0032】前記第1パケット領域は、例えば、シリアルパケットのオペレーションコード、第1パケット領域に後続の情報量を示す情報を含む。

【0.033】前記シリアルパケットとしては、例えばシリアルATAPI規格, USB規格、及び1EEE1394規格等を想定することができる。

【0034】〔3〕上記変換処理回路を採用した半導体 集積回路の設計を容易化するという観点による、コンピ ュータ読取り可能な記録媒体(71)は、半導体チップ 30 に形成されるべき半導体集積回路をコンピュータ(7 0)を用いて設計するための回路モジュールデータが前 記コンピュータにより読取り可能に記憶されている。前 記記録媒体に記憶された回路モジュールデータは、第1 パケット領域及び第1パケット領域を含むシリアルパケ ットのパラレル変換が可能な変換処理回路を前記半導体 チップに形成する為の図形パターンデータ又は機能記述 データを含む。前記変換処理回路は、第1メモリ領域に 入力シリアルパケットを格納し、入力シリアルパケット に含まれる第1パケット領域の情報に基づいて第2パケ 40 ット領域の制御情報を第1メモリ領域から第2メモリ領 域に格納し、入力シリアルパケットに含まれる第1パケ ット領域の情報に基づいて第2パケット領域のデータ情 報を第1メモリ領域から第3メモリ領域に格納する処理 を行う制御部と、前記第1乃至第3メモリ領域を定義す るレジスタ部とを有する。

【0035】入力シリアルパケットに対する処理と共に 出力シリアルパケットの生成にも着目すると、図形パタ ーンデータ又は機能記述データが特定することになる前 記変換処理回路は、第1メモリ領域に入力シリアルパケ 50

ットを格納し、入力シリアルパケットに含まれる第1パケット領域の情報に基づいて第1パケット領域の制御情報を第1メモリ領域から第2メモリ領域に格納し、入力シリアルパケットに含まれる第1パケット領域の情報に基づいて第2パケット領域のデータ情報を第1メモリ領域から第3メモリ領域に格納し、第3メモリ領域が保有する出力すべきデータ情報に所定の機能情報を付加して生成した出力用シリアルパケットを第4メモリ領域に格納する処理を行う制御部と、前記第1乃至第4メモリ領域を定義するレジスタ部とを有する。

【0036】上記変換処理回路を採用した半導体集積回 路の設計もしくは製造の容易化に寄与するという観点に よる、更に別のコンピュータ読取り可能な記録媒体(7 1)は、半導体集積回路をコンピュータ(70)を用い て設計するための回路モジュールデータが前記コンピュ ータにより読取り可能に記憶されている。前記記録媒体 に記憶された回路モジュールデータは、第1パケット領 域及び第2パケット領域を含むシリアルパケットのパラ レル変換が可能な変換処理回路を前記半導体チップに形 成する為の図形パターンデータ又は機能記述データを含 む。その変換処理回路は、入力シリアルパケットの格納 に割当てられる第1メモリ領域を指定する第1レジスタ 手段と、前記第1メモリ領域に格納されたシリアルパケ ットの第2パケット領域の制御情報を格納するのに割当 てられる第2メモリ領域を指定する第2レジスタ手段 と、前記第1メモリ領域に格納されたシリアルパケット の第2パケット領域のデータ情報を格納する第3メモリ 領域を指定する第3レジスタ手段と、前記第1乃至第3 レジスタ手段の設定値に応じたメモリ領域に前記入力シ リアルパケットの情報を格納する制御を行う制御部とを 有し、前記制御部は前記第1パケット領域の情報に基づ いてその第2パケット領域の制御情報とデータ情報を区 別するものである。

【0037】入力シリアルパケットに対する処理と共に 出力シリアルパケットの生成にも着目すると、図形パタ ーンデータ又は機能記述データが特定することになる前 記変換処理回路は、入力シリアルパケットの格納に割当 てられる第1メモリ領域を指定する第1レジスタ手段 と、前記第1メモリ領域に格納されたシリアルパケット の第2パケット領域の制御情報を格納するのに割当てら れる第2メモリ領域を指定する第2レジスタ手段と、前 記第1メモリ領域に格納されたシリアルパケットの第2 パケット領域のデータ情報及びシリアルパケットにより 出力すべきデータ情報を格納する第3メモリ領域を指定 する第3レジスタ手段と、出力用シリアルパケットを格 納する第4メモリ領域を指定する第4レジスタ手段と、 前記第1乃至第4レジスタ手段の設定値に応じたメモリ 領域に前記入力シリアルパケットの情報及び出力シリア ルパケットを格納する制御を行う制御部とを有し、前記 制御部は前記第1パケット領域の情報に基づいてその第

2パケット領域の制御情報とデータ情報を区別するもの である。

【0038】上記記録媒体に格納されて提供される回路 モジュールデータを用いて半導体集積回路の設計を行え ば、他のIPモジュールデータを用いて構成されるよう なコーダ・デコーダ等の他の回路モジュールによるメモ リの固定的な利用形態との間のアドレスマッピングに関 する齟齬若しくは不整合の発生を未然に防止することが 容易になる。したがって、上記変換処理回路を採用した 半導体集積回路の設計を容易化することができる。 【0039】

【発明の実施の形態】図2には本発明に係る半導体集積回路を適用したDVDドライブの一例が示される。DVDドライブ1は、特に制限されないが、DVD-ROM、DVD-RAM、及びCD-ROM等のディスク3をアクセス可能とするディスクドライブ装置であり、ホスト装置であるパーソナルコンピュータ(単にPCと記す)2の周辺機器の一つとされる。DVDドライブ1とPC2との間のデータ伝送にはシリアルATAのようなシリアルパケットを用いたインタフェース仕様が採用さ20れる。

【0040】DVDドライブ1は、特に制限されない が、それぞれ半導体集積回路化されたディスクコントロ ーラ4、メモリの一例であるDRAM(ダイナミック・ ランダム・アクセス・メモリ) 5、及びマイクロコンピュ ータ6を備える。更に、リード・ライトヘッド、そのア クチェータ、及びリード・ライトアンプなどを備えたり ード・ライトチャネル7が設けられている。図2ではデ ィスクモータ等の駆動系及びそのサーボ制御系について は図示を省略する。マイクロコンピュータ6はCPU (中央処理装置)、その動作プログラム、CPUのワー ク領域、及び適宜の入出力回路を備えて構成される。 【0041】ディスクコントローラ4は、特に制限され ないが、ディスク3からの読取り情報に対する復調処 理、ディスクへ書込む情報の変調処理などのディジタル 信号処理を行うディジタル信号処理部(コーダ・デコー ダ部若しくはコーデック (CODEC) 部) 10、PC 2とシリアルケーブル11で接続されたホストインタフ ェース部12、DRAMコントローラ13、マイコンイ ンタフェース部14、及びオーディオインタフェース部 40 15等を備えて、単結晶シリコンなどの1個の半導体基 板(若しくは半導体チップ)に形成される。特に制限さ れないが、ディジタル信号処理部10は、変調処理用の ディジタル信号処理プロセッサ手段(DVD-DSP) 16、復調処理用のディジタル信号処理プロセッサ手段 (CD-DSP) 17、復調された情報に対する誤り訂 正や同期信号検出等を行うROMデコーダ18を、ハー ドウェア及びソフトウェアによって実現している。

【0042】前記DRAMコントローラ13は前記ディジタル信号処理部10、ホストインタフェース部12、

マイクロコンピュータ6からのアクセス要求に応答して、DRAM5に対するメモリサイクルの起動を制御する。DRAM5はディジタル信号処理部10による変調処理及び復調処理においてワーク領域そしてセクタデータ等の一時格納エリアとして、また、ホストインタフェース部12によるシリアルパケットのインタフェース制御に際してバッファ領域そしてワーク領域として利用される。

14

【0043】図1には前記ホストインタフェース部12 10 の一例が示される。同図に示されるホストインタフェー ス部12は、特に制限されないが、シリアルパケットの 入出力に用いるシリアル入力FIFO20及びシリアル 出力FIFO21を有し、また、パラレルATA/AT APIインタフェースによるパラレル入出力に用いるパ ラレルATA/ATAPI入出力部22を有する。シリ アル入力FIFO20及びシリアル出力FIFO21に よるシリアル入出力とパラレルATA/ATAPI入出 力部22によるパラレル入出力の切換えはマルチプレク サ (MUX) 23で行う。マルチプレクサ23にはプロ トコル変換部24及びバス46が接続される。プロトコ ル変換部24の動作は、前記シリアル入出力又はパラレ ル入出力に対するマルチプレクサ23の切換え動作と共 に、マイクロコンピュータ6からの指示又は外部端子か らの動作モードの指示に従って決定される。

【0044】プロトコル変換部24は、前記DRAM5 のプロトコル変換用領域25及びコーデック用領域26 を用いたシリアルパケットのパラレル変換及びシリアル パケットの生成といったプロトコル変換制御等を行う。 例えば、プロトコル変換制御では、入力したシリアルパ 30 ケットのバッファリング、バッファリングされたシリア ルパケットのコマンド解析、シリアルパケットに対する 情報抽出、抽出情報のバッファリング等によってシリア ルパケットのパラレル変換を行い、また、バッファリン グされた出力用データ情報の取りこみ、取り込んだデー タ情報に対する機能情報の付加等によってシリアルパケ ットの生成を行う。その時のバッファリングや情報抽出 処理に際してプロトコル変換部24は、前記DRAM5 上で任意の領域のデータを任意の別領域に格納する所謂 UMAのような情報記憶処理もしくはメモリエリアのマ ッピング処理を行う。

【0045】そのような処理を行う前記プロトコル変換部24は、プロトコル変換のためのプロトコル変換シーケンス全体を制御する制御部30と、プロトコル変換時におけるデータ処理を行うデータ処理部40とに大別される。

【0046】前記制御部30は、前記プロトコル変換制 御のためのシーケンス制御とプロトコル変換用領域25 のアドレスマッピング制御等を行う。この制御部30 は、例えば、プロトコル変換シーケンスを制御するシー ケンサ31、メモリアクセス時のアクセスアドレスの演 算を行うアドレス演算部32、及びDRAM5におけるプロトコル変換用領域25のマッピングを定義するマッピング用レジスタ部33を有する。

【0047】前記データ処理部40は、前記制御部30によるシーケンス制御とアドレスマッピング制御に基づいてシリアルパケットの分解・生成のためのコマンド解析や情報抽出の操作を行う。このデータ処理部40は、例えば、プロトコル変換時のデータ格納用入出力FIFO41、プロトコル変換時における符号化復号処理を行う符号化・復号部42、シリアル入力データのエラー検 10出及びシリアル出力データへのエラーチェックコードの付加機能を実現するCRC演算部43、シリアルデータ/パラレルデータ変換時のアライメント操作用のビットシフト回路44、復号されたシリアル入力データが保有するオペレーションコードを検出するコード検出部45を有する。

【0048】図3にはDRAM5のプロトコル変換用領域25及びコーデック用領域26に対する領域分割の態様が例示される。

【0049】プロトコル変換用領域25は、シリアル入 20 カデータ格納領域(第1メモリ領域)25A、シリアル 出力データ格納領域(第4メモリ領域)25B、シリア ル出力用固定パターン格納領域(第5メモリ領域)25 C、タスクファイルレジスタ領域(第2メモリ領域)2 5 Dに分割される。各領域2 5 A~2.5 Dは前記マッピ ング用レジスタ部33のレジスタ設定値にしたがって決 定され、ここでは各領域25A~25Dは、そのスター トアドレスレジスタRegS1~RegS4とエンドア ドレスレジスタRegS1~RegE4の設定値によっ て規定される。前記レジスタRegS1、RegE1は 30 シリアル入力データ格納領域25Aを指定する第1レジ スタ手段、前記レジスタRegS4,RegE4は前記 タスクファイルレジスタ領域25Dを指定する第2レジ スタ手段、前記レジスタRegS2,RegE2はシリ アル出力データ格納領域25Bを指定する第4レジスタ 手段、前記レジスタRegS3,RegE3はシリアル 出力用固定パターン格納領域を指定する第5レジスタ手 段を構成する。

【0050】前記コーデック用領域26は、特に制限されないが、コーデック部10によって復調処理されるべ40きデータ情報又は変調されたデータ情報がセクタ単位で格納されるコーデック固有のバッファ領域もしくはワーク領域とされ、図には便宜上2セクタ分のデータ情報を格納可能な2個の領域26A、26Bが確保可能になっている。前記コーデック用領域26に格納されたデータ情報を復調するときのリード動作、変調されたデータ情報をコーデック用領域26にライトアクセスするときのアクセス制御は、特に制限されないが、コーデック部10が行う。一方、入力シリアルパケットから切出されたデータ情報をコーデック用領域26にライトするアクセラの情報をコーデック用領域26にライトするアクセラで

ス、及びコーデック部10が復調してコーデック用領域26にライトしたデータ情報のリードアクセスはプロトコル変換部24が行う。図3の例では、プロトコル変換部24はコーデック用領域26を規定するためにレジスタRegS5(第3レジスタ手段)を備える。各領域26A、26Bのサイズはデータのセクタサイズから決まるシステム上の固定値とされ、この例では特にサイズを指定するレジスタは図示されていない。

【0051】特に制限されないが、前記コーデック用領 域26はコーデック部10によるディジタル信号処理ア ルゴリズム等の要請から最適化されたアドレスマッピン グが規定され、その空きエリアがプロトコル変換用領域 25として利用可能になる。要するに、元々パラレルA TA/ATAPIインタフェースでコーデック部10の ワークメモリ若しくはバッファメモリとして利用されて いたDRAM5若しくはそのマッピングアドレスの空き アドレスエリアをシリアルATAインタフェースによる プロトコル変換に流用しようとするものである。そのよ うな場合であっても、前記領域25A~25Dのアドレ スマッピングは、前記マッピング用レジスタ部33に適 当に値を設定することにより、上記制約の下で決定され るコーデック用領域26のマッピングアドレスを避けて 自由に決めることができる。したがて、所謂UMA(ユ ニファイド・メモリ・アーキテクチャ) のように、DR AM5に複数の異なる機能領域としてプロトコル変換用 領域25をフレキシブルにマッピングして利用すること が可能になる。

【0052】図4には前記プロトコル変換用領域25及 びコーデック用領域26に対する領域分割の別の態様が 例示される。図4のように2個のコーデック領域26 A, 26Bが離隔してマッピングされる場合、その間の 領域にプロトコル変換用領域25の前記各領域25A~ 25Dを配置してもよい。ここではプロトコル変換用領 域25の前記各領域25A~25Dを定義するのに、ス タートアドレスレジスタRegSI~RegS4、領域 の縦サイズを規定するハイトレジスタRegH1~Re gH4、領域の横サイズを規定するウィルスレジスタR egW1~RegW4を用いる。前記レジスタRegS 1, RegH1, RegW1はシリアル入力データ格納 領域25 Aを指定する第1レジスタ手段、前記レジスタ RegS4, RegH4, RegW4は前記タスクファ イルレジスタ領域25Dを指定する第2レジスタ手段、 前記レジスタRegS3,RegH3,RegW3はシ リアル出力データ格納領域25℃を指定する第4レジス タ手段、前記レジスタRegS2, RegH2, Reg W2はシリアル出力用固定パターン格納領域を指定する 第5レジスタ手段を構成する。

アクセス制御は、特に制限されないが、コーデック部 1 【0053】前記コーデック用領域26の2個の離隔さ 0が行う。一方、入力シリアルパケットから切出された れた領域26A、26Bをそれぞれ規定するためにスタ データ情報をコーデック用領域26にライトするアクセ 50 ートアドレスレジスタRegS5A, Reg5B(第3 レジスタ手段)を備える。各領域26A,26Bのサイズはデータのセクタサイズから決まるシステム上の固定値とされ、この例では特に領域サイズを指定するレジスタは図示されていない。

17

【005.4】図4の領域指定手法においても図3と同様に、前記領域26のアドレスマッピングがコーデック部10のディジタル信号処理アルゴリズム等による制約の下で決定されるという事情があっても、コーデック用領域26のマッピングアドレスを避けてプロトコル変換用領域25を自由に決めることができる。

【0055】次に、プロトコル変換部24によるシリアルパケットのパラレル変換処理の動作を説明する。ここでは、プロトコル変換用領域25のアドレスマッピングに図3のマッピングを採用するものとする。

【0056】図5にはシリアルパケットのパラレル変換 処理の動作フローが例示される。ホストインターフェー ス12に入力されたシリアルパケットPACKETは、 シリアル入力データ用FIFO20、MUX23、メモ リコントローラ13を経てシリアル入力データ格納領域 25Aに順次先頭から書き込まれる。ライトアドレスの 20 生成はアドレス演算部32が生成する。図5にはシリア ル入力データ格納領域25Aが16ビット幅で図示さ れ、そこに2個のシリアルパケット(シリアル入力パケ ット1、シリアル入力パケット2)を格納した状態が例 示されている。シリアルパケットPACKETは随時格 納され、パケット情報の格納アドレスが領域25Aの終 了アドレス (エンドアドレス) に達すると、シーケンサ 31はアドレス演算部32に領域25Aのアクセスアド レスとしてレジスタRegS1のスタートアドレスをリ ロードすることにより、再びシリアル入力データ格納領 域25Aの先頭アドレスからシリアル入力データを格納 する。

【0057】領域25Aにシリアルパケットが格納開始されると、これをトリガーとして、プロトコル変換部24のシーケンサ31は、領域25Aの開始アドレスから順次データを読み出し、データ処理部40の入出力FIFO41に送る。入出力FIFO41に内部転送されたデータは符号化されたままのシリアルパケットの情報DATA1である。符号化・復号部42はそのシリアルパケット情報を例えば8B10B変換により復号する(S1)。DATA2は復号されたシリアルパケット情報DATA2は、CRC演算部43に入力され、シリアルパケット情報DATA2は、CRC演算部43に入力され、シリアルパケット情報DATA2は、CRC演算部43に入力され、シリアルパケットの転送エラー検出の理が行われる(S2)。DATA3はCRCエラー検出・訂正処理を経たシリアルパケット情報を意味する。

【0058】シリアルパケット情報DATA3は、第1パケット領域61、第2パケット領域62及びCRC領域63を有する。第1パケット領域61はシリアルパケットのオペレーションコード(コード)、フラグ、第1

パケット領域の後続データ量を示す転送語数データ等を 保有する。第2パケット領域62はデータ情報と制御情報を保有する。データ情報は例えばディスクへのライト データ等である。制御情報はディスクアクセス動作を特定するコマンドやファイル名などのアクセス制御情報で あり、タスクファイルレジスタへの設定情報に相当する。

【0059】前記シリアルパケット情報DATA3は前記コード検出部45に入力され、オペレーションコードが解読され、その解読結果に応ずる制御動作がシーケンサ31に指示され、ヘッダとしての第1パケット領域61のその他の情報がシーケンサ31及びアドレス演算部32に内部転送される(S3)。

【0060】シーケンサ31は、オペレーションコード によって決定されたシーケンスを実行するため、ヘッダ 一構造を解析する。解析する内容は、転送データおよび タスクファイルレジスタ設定値等の第2パケット領域が 保有するデータ位置及びデータ数の把握等である。この ヘッダ構造の解析により、第2パケット領域の情報はビ ットシフト回路44に入力され、その情報の先頭がバイ トアドレスの境界に来るように、データアライメント (データシフト動作)が行なわれる(S4)。アライメ ントされた第2パケット領域のデータ情報である転送デ ータ情報及び/又は第2パケット領域の制御情報である タスクファイルレジスタ設定値情報は入出力FIFO4 1に一時的に保持される(S5)。FIFO41に一時 的に保持された制御情報はDRAM5のタスクファイル レジスタ領域25Dに格納され(S6)、ディスクへの 書込みデータとしてのデータ情報はコーデック用領域2 6に格納される(S7)。この時の格納先アドレスは、 シーケンサ31がアドレス演算部32にマッピング用レ ジスタ部33の設定値を参照させて、制御される。

【0061】上記シリアルパケットのパラレル変換処理により、図6に示されるように、入力されたシリアルパケットに対して復号されたシリアルパケットに含まれるデータ情報はコーデック用領域26Aに、制御情報はタスクファイルレジスタ領域25Dに格納される。格納された状態は、パラレルATA/ATAPIインタフェースで入力されて蓄えられたデータフォーマットと等価である。前記タスクファイルレジスタ領域25Dに格納されたパラメータやコマンドなどの制御情報は例えばATA/ATAPIインタフェースが採用されたDVD-RAMドライブ等のディスクアクセス情報又はドライブ制御情報として利用され、コーデック用領域26Aに格納されたデータ情報はコーデック部10で変調されてDVD-RAMドライブ等に対するライトデータとして利用される。

【0062】次に、シリアルパケットの出力処理について説明する。ここでは、プロトコル変換用領域25のア 50 ドレスマッピングとして図3のマッピングを採用するも のとする。

【0063】図7にはシリアルパケットの出力処理フロ ーが例示される。PC(ホスト装置)2へのデータリー ドコマンドが発行された場合、シーケンサ31はマイコ ンインタフェース部14を介して、マイクロコンピュー タ6にコーデック部10を介してディスクからの読取り データに対する復調要求を発行する。コーデック部10 はディスクからの読取りデータに対して復調を行い、復 調されたデータ情報はDRAMコントローラ13を介し てコーデック用領域26に格納される。このデータ情報 10 に付随すべきパラメータなどの制御情報はタスクファイ ルレジスタ領域25Dに格納される。コーデック用領域 26又は/及びタスクファイルレジスタ領域25Dへの 転送データ格納終了信号をトリガーとして、プロトコル 変換部24のシーケンサ31が、アドレス演算部32を 利用して、コーデック用領域26又は/及びタスクファ イルレジスタ領域25Dから順次データ情報又は/及び 制御情報を読み出し、プロトコル変換部24内の入出力 FIFO41に一時的に格納する。FIFO41に格納 すべき情報とされる。入出力FIFO41に格納された データ情報又は/及び制御情報は、ビットシフト回路 4 4に入力されてアライメントされる(SII)。更に、 シリアル出力用固定パターン格納領域25Cから読み出 した、シリアルパケット用の機能情報がヘッダー情報と して第1パケット領域61に付加される(S12)。D ATA12は符号化前のシリアルパケットの情報におけ る第1パケット領域61及び第2パケット領域62の情 報である。次に、前記ヘッダ部とデータ情報部に転送工 ラーチェックコード (CRCコード) を付加するため に、それら情報がCRC演算部43に入力され、シリア ルパケットの最後にCRCコードが付加される(S1 3)。CRCコードが付加されたシリアルパケットの情 報DATA13は、符号化復号部42で、8B10B符 号処理が行なわれ(S 1 4)、符号化された情報がシリ アル出力データDATA14として出力FIFO41に 一旦格納され、DRAMコントローラ13を介して、シ リアル出力データ格納領域25Bに転送される(S1 5)。シリアル出力データ格納領域25Bに格納された シリアルパケットは、マルチプレクサ23、シリアル出 40 カデータ用FIFO21を介してシリアル出力ポートか SPC2に転送される(S16)。

【0064】上記シリアルパケットへの変換処理によ り、図8に示されるように、ディスクから読取られて復 調されてコーディック用領域26Aに格納されたデータ 情報、タスクファイルレジスタ領域25Dに格納された 制御情報は、領域25℃からのシリアル出力用固定パタ ーンが付加され、シリアル出力データ格納領域25Bに 一時的に保持される。保持さた情報はシリアルパケット のデータフォーマットと等価である。要するに、パラレ 50 は基本的にそれ固有の機能を実現し、その機能の一つと

ルATA/ATAPIの転送データがシリアルパケット に変換される。前記シリアル出力データ格納領域25B に保持されたシリアルパケットはPC2へ出力される。 【0065】尚、パラレルATA/ATAPI入出力部 22を介するインタフェースを選択する場合には、上記 制御動作におけるシリアルパケットのパラレル変換、パ ラレル情報のシリアル変換に係る処理を省略してインタ フェース動作させればよく、その詳細については説明を 省略する。

【0066】次に、上述の半導体集積回路化されたディ スクコントローラ4の設計を容易化するという観点よ り、上述した回路モジュール12の設計データ若しくは ディスクコントローラ4それ自体の設計データを、所謂 IPモジュールとして提供することについて説明する。 【0067】 I Pモジュールとして提供する回路モジュ ールデータは、少なくとも前記ディスクコントローラ1 2を前記半導体チップに形成する為の図形パターンデー 夕若しくはHDL(ハードウェア・ディスクリプション ・ランゲージ) やRTL (レジスタ・トランスファ・ロ された情報DATA11は第2パケット領域62を構成 20 ジック)などによる機能記述データを含む。図形パター ンデータは、マスクパターンデータ或いは電子線描画デ ータなどである。機能記述データは、所謂プログラムデ ータであり、所定の設計ツールに読み込むことによって シンボル表示で回路等を特定する事ができる。

> 【0068】また、IPモジュールの規模は図1に例示 されるディスクコントローラ4のようなLSIレベルで あってもよい。

【0069】それらIPモジュールのデータは、図9に 例示されるように、半導体チップに形成されるべき集積 30 回路を設計ツールのようなコンピュータ70を用いて設 計するためのデータであって、前記コンピュータ70に より読取り可能にCD-ROM、DVD-ROM、磁気 テープなどの記録媒体71に記憶されて提供される。例 え図1のホストインタフェース部12に対応されるハー ドIPモジュールのデータは、前記ホストインタフェー ス部12を構成する為のマスクパターンデータD1、そ のホストインタフェース部12の機能記述データD2、 及び当該ホストインタフェース部12のIPモジュール のデータを適用してLSIを設計したとき、その他のモ ジュールとの関係を考慮したシミュレーションを可能に したりする為の検証用データD3を有する。

【0070】上記記録媒体71に格納されて提供される ホストインタフェース部12の回路モジュールデータを 用いて半導体集積回路の設計を行えば、他のIPモジュ ールデータを用いて構成されるようなコーデック部10 等の他の回路モジュールによるメモリの固定的な利用形 態との間のアドレスマッピングに関する齟齬若しくは不 整合の発生を未然に防止することが容易になる。詳しく 説明すると、コーデック部10の1Pモジュールデータ してワークエリアとしてのRAMの利用形態が最適化されて決まっている場合が多い。そのようなとき、他のIPモジュールもそれ固有の機能による独自の論理でワークRAMに対する利用形態が固定的に決定されているなら、相互に同一アドレスエリアに対するRAMアクセスが衝突する事態を避けられない。このとき、ホストインタフェースモジュール12のIPモージュールデータはプロトコル変換用領域25のアドレスマッピングをフレキシブルに決定できる機能が保証されている。したがって、上記ホストインタフェースモジュール12を採用し10た半導体集積回路の設計を容易化することができる。

21

【0071】以上説明したシリアルパケットとパラレルATA/ATAPIとの間のデータ構造変換によれば、所謂UMA方式によって管理するメモリ5上に、データ構造の異なる情報をフレキシブルに格納可能であり、データ構造の変換機能を有するプロトコル変換部24により、メモリアクセス境界の制限を受けることな高速なデータ構造変換もしくはプロトコル変換を実現することができる。

【0072】シリアルとパラレル間のデータ構造変換は、RAM5のデータを制御部30の制御に基づいてデータ処理部40で処理することにより実現されるから、処理ルーチンの変更、暗号処理回路等の追加等により、他のシリアルインターフェースプロトコルとパラレルATA/ATAPIインタフェースとの間のデータ構造もしくはプロトコル変換機能を実装することが可能である。

【0073】所謂UMA方式のプロトコル変換用メモリ領域とデコード用メモリ領域双方からのデータを外部シリアルパケットインターフェースのプロトコルに成形す 30る機能を有するため、IPモジュールによって構成される他モジュールとの間のメモリエリアの利用に関する整合性を図るのが容易になる。

【0074】以上本発明者によってなされた発明を実施 形態に基づいて具体的に説明したが、本発明はそれに限 定されるものではなく、その要旨を逸脱しない範囲にお いて種々変更可能であることは言うまでもない。

【0075】例えば、シリアルパケットに含まれるデータ情報と制御情報は別々のシリアルパケットで転送される場合もある。パラレルATA/ATAPIによる入出 40力切換え機能については採用しなくてもよい。

【0076】また、ホストインタフェース部12をオンチップした半導体集積回路は、図1の構成に限定されず、DRAM5をオンチップし、また、マイクロコンピュータ6もしくはCPUをオンチップしてもよい。

【0077】また、シリアルパケットのパラレル変換に 用いるシリアル入力データ格納領域やタスクファイルレ ジスタ領域などのメモリ上におけるマッピングは上記の 例に限定されず適宜変更可能である。そのような用途の メモリはDRAMに限定されずSRAMであってもよ い。DRAMの場合には当然クロック同期動作タイプの シンクロナスDRAMを採用するのが得策である。

【0078】また、IPモジュールデータはソフトウェアIPモジュールデータであってもよい。即ち、図9のマスクパターンデータD1を除いて、機能記述データD2及び検証用データD3によって構成されるところの設計データである。

【0079】本発明はDVDドライブだけでなく、CD-ROM、CD-RW (コンパクト・ディスクーレライタブル)、MO(磁器・光学)の各ディスクドライブ等にも広く適用することが可能である。更に、本発明はディスクドライブ以外のシリアルインタフェースにも広く適用することができる。

[0080]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

【0081】すなわち、シリアルパケットを構成する異なった機能情報の格納領域(第1パケット領域、第2パケット領域の第2パケット領域のデータ情報領域)に対して、メモリに複数の異なる機能領域をフレキシブルにマッピングし、そこに必要な情報を振り分けて、シリアルパケットのパラレル変換、即ち、シリアルパケットのインタフェースプロトコルを、パラレルパケットのインタフェースプロトコルに変換することができる。

【0082】これにより、シリアルパケットとして転送される情報に対してデータ、コマンド等を認識して抽出するような処理を、CPUによるソフトウェア処理で行う場合、転送レートが高速のシリアルパケットを想定すると、シリアルパケットは一旦第1メモリ領域にバッファリングされ、その第1メモリ領域の大きさもフレキシブルに決定できるから、CPUの負荷を増大させ難く、シリアルパケットのパラレル変換がシステム全体の処理能力に影響せず、或はシリアル転送の高速化を制限することなく、シリアルパケットのパラレル変換が可能になる

【0083】上記より、シリアルパケットとして転送される情報からデータ構造若しくはビット長が相異するデータ、コマンド等を、後処理が便利なように、領域を分けてメモリに一時的に格納することができる。

【0084】上記より、情報記録のための変調処理、記録情報再生のための復調処理を行うディジタル信号処理手段が用いるワークメモリをシリアルパケットに対するパラレル変換等にも利用するとき、ディジタル信号処理手段によるで調・復調処理方式に対して最適化若しくは固有化されていても、そのようなワークメモリをシリアルパケットのパラレル変換などの他用途にも利用可能な自由度の高いアドレスマッピングを行うこ

24

とができる。

【0085】上記により、IPモジュールデータを用いて構成されるようなディジタル信号処理手段等の他の回路モジュールによるメモリの固定的な利用形態との間のアドレスマッピングに関する齟齬若しくは不整合の発生を未然に防止することが容易である。したがって、上記記録媒体に格納されて提供される回路モジュールデータを用いて半導体集積回路の設計を行えば、上記変換処理回路を採用した半導体集積回路の設計を容易化することができる。

【図面の簡単な説明】

【図1】本発明に係る半導体集積回路に含まれるホストインタフェース部の一例を示すブロック図である。

【図2】本発明に係る半導体集積回路を適用したDVD ドライブの一例を示すブロック図である。

【図3】DRAMのプロトコル変換用領域及びコーデック用領域の領域分割マッピング例を示す説明図である。

【図4】プロトコル変換用領域及びコーデック用領域の 領域分割マッピングの別の例を示す説明図である。

【図5】シリアルパケットのパラレル変換処理の動作フ 20 ローを例示する説明図である。

【図6】シリアルパケットのパラレル変換処理により得られるデータ情報がコーデック用領域に、制御情報がタスクファイルレジスタ領域に格納された状態を示す説明図である。

【図7】シリアルパケットの出力処理フローを例示する 説明図である。

【図8】シリアルパケットへの変換処理により得られるコーディック用領域に格納されたデータ情報、タスクファイルレジスタ領域に格納された制御データに、シリア 30ル出力用固定パターンが付加されて、シリアル出力データ格納領域に一時的に保持される状態を示す説明図である。

【図9】 I Pモジュールデータの一例を集積回路の設計 ツールのようなコンピュータと共に示した説明図であ る。

【符号の説明】

- 1 DVDドライブ
- 2 ホスト装置

4 ディスクコントローラ

- 5 DRAM
- 6 マイクロコンピュータ
- 10 ディジタル信号処理部
- 12 ホストインタフェース部
- 13 DRAMコントローラ
- 14 マイコンインタフェース
- 24 プロトコル変換部
- 25 プロトコル変換用領域
- 10 25A シリアル入力データ格納領域
 - 25B シリアル出力データ格納領域
 - 250 シリアル出力用固定パターン格納領域
 - 25D タスクファイルレジスタ領域
 - 26 コーデック用領域
 - 26A, 26B コーデック用領域
 - 30 制御部
 - 31 シーケンサ
 - 32 アドレス演算部
 - 33 マッピング用レジスタ部
 - RegS1~RegS4 プロトコル変換用領域のスタートアドレスレジスタ


RegE1~RegE4 プロトコル変換用領域のエンドアドレスレジスタ


RegH1~RegH4 プロトコル変換用領域のハイトレジスタ


RegW1~RegW4 プロトコル変換用領域のウィルスレジスタ


RegS5 コーデック用領域のスタートアドレスレジ スタ

- 30 RegS5A, RegS5B コーデック用領域のスタ ートアドレスレジスタ
 - 40 データ処理部
 - 41 入出力FIFO
 - 42 符号化・復号部
 - 43 CRC演算部
 - 4.4 ビットシフト回路
 - 45 コード検出部
 - 46 バス











[図7]



[图8]



フロントページの続き

(51) Int.Cl. ' H O 4 L 12/56

識別記号

F I H O 4 L 12/56 テーマコード(参考)

(72)発明者 松田 圭介

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ズ内

(72)発明者 高田 一幸

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ス内 (72)発明者 宇都 明博

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ズ内

Fターム(参考) 5B060 AC19 CA17

5B061 AA00 FF04 GG02 5B065 CA18 CC08 CE04 CE15 5B077 NNO2 NNO7

5K030 GA01 HA08 KA01 KA02